SYSTEM AND OPERATING METHOD FOR DATA PROCESSING

Patent number:

JP7182078

Publication date:

1995-07-21

Inventor:

JIEEMUSU JII GEI; UIRIAMU BII RETSUDOBETAA

JIYUN

Applicant:

MOTOROLA INC

Classification:

- international:

G06F3/00

- european:

Application number: JP19940287206 19941028 Priority number(s): US19930145117 19931103


Also published as:

🔁 US 5467455 (A1)

Report a data error here

Abstract of JP7182078

PURPOSE: To provide a data processing system and method in which signal reflection on a bus can be reduced, and a further high operating speed can be attained by dynamically connecting a proper terminating circuit with the bus only at the time of receiving data. CONSTITUTION: In a method for providing a data processing system and a dynamic bus signal terminal, a dynamic bus terminating circuit (14 or 16) is used with a device (10 or 12). The circuit is enabled when data are inputted to the device, and disabled when the data are outputted from the device, and undesired signal reflection at the signal end part of a bi-directional bus (17) is selectively reduced. The circuit is turned into three states for being removed from any connection with the bus (17) when it is not necessary (that is, the data are outputted) by disabling the circuit. Also, when the bus is in an idle state, or one part is in a low power operating mode, the reduction of one part of power consumption can be supported by disabling the terminating circuit.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平7-182078

(43)公開日 平成7年(1995)7月21日

(51) Int.Cl.8

識別配号

FΙ

技術表示箇所

G06F 3/00

K

審査請求 未請求 請求項の数6 FD (全 11 頁)

(21)出願番号

特願平6-287206

(22)出顧日

平成6年(1994)10月28日

(31)優先権主張番号 145117

(32) 優先日

1993年11月3日

(33)優先権主張国

米国(US)

(71)出版人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORAT

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 ジェームス・ジー・ゲイ

アメリカ合衆国テキサス州プフラガービ

ル、スプリット・オーク・コープ1103

(72) 発明者 ウィリアム・ピー・レッドペター・ジュニ

アメリカ合衆国テキサス州オースチン、キ

パ・ドライブ7737


(74)代理人 弁理士 本城 雅則 (外1名)

(54) 【発明の名称】 データ処理システムおよび動作方法

(57) 【要約】

【目的】 データ受信時にのみ適正な終端回路をパスに 動的に接続することにより、バス上での信号反射を低減 すると共に、より高い動作速度を可能にするデータ処理 システムおよび方法を提供する。

【構成】 データ処理システムおよび動的バス信号終端 を設ける方法は、動的パス終端回路(14または16) を装置(10または12)と共に用いる。前記回路は、 データが前記装置に入ってくる時にイネーブルとされ、 前記装置からデータが出て行く時にディセーブルとさ れ、双方向パス(17)の信号端部における望ましくな。 い信号反射を選択的に低減する。ディセーブルにするこ とによって、不要な時に(即ちデータが出て行く時)前 記回路をバス (17) とのあらゆる接続から除去する、 即ち三状態とする。また、前記終端回路をディセーブル にすることによって、バスがアイドル状態にある時また は一部が低電力動作モードにある時に、その一部の電力 消費を減少させるのを助ける。



【特許請求の範囲】

【請求項1】通信装置(10)を有するデータ処理シス テム(10、12)において、前記通信装置は少なくと も1本の外部ピンを有する集積回路であり、前記少なく とも1本の外部ピンは外部から前記通信装置へのデータ を受信すると共にデータを前記通信装置(10)外部に 送信するように結合されており、前記通信装置は:少な くとも1本のデータ・ライン(13)を通じて、前記少 なくとも1本の外部ピンに結合された第1入出力端子 と、前記通信装置にデータを供給する叉は前記通信装置 10 内部からデータを受信する第2入出力端子と、前記通信 装置内部または外部の一方からイネーブル信号を受信す る入力と、終端素子(104,106)とを有する、信 号終端回路を含み、

前記イネーブル信号がアクティブの時、前記信号終端回 路が、前記終端素子を前記少なくとも1本の外部ピンに 結合させ、インアクティブの時、前記終端素子を前記少 なくとも1本の外部ピンから分離する、信号終端回路 (14) から成ることを特徴とする前記通信装置を有す るデータ処理システム。

【請求項2】集積回路パッケージ内部のデータ処理装置 であって:前記データ処理装置内部の実行部;外部パッ ケージに結合され、外部パスを通じて前記データ処理装 **衢との間で論理ビットを双方向に通信するのに用いられ** る複数の外部ピン;複数のパス終端回路であって、1つ のバス終端回路は前記複数の外部ピンの内の1本の外部 ピンに結合されており、各外部ピンは少なくとも1つの バス終端回路に結合されており、前記複数のパス終端回 路は前記実行部にデータを供給するか或いは前記実行部 からのデータを受信し、前記複数のバス終端回路の各バ 30 ス終端回路は制御信号を受信する入力を有する、前記複 数のパス終端回路;および前記複数のパス終端回路の各 バス終端回路の各入力に結合され、前記制御信号を供給 する導体;から成り、前記制御信号がアクティブの時、 前記複数のバス終端回路内の各バス終端回路が、少なく とも1つの回路素子を前記パスに結合させることによっ て、前記バス上の反射信号を低減し、前記制御信号がイ ンアクティブの時、前記パス終端回路内の各パス終端回 路が、前記バスから少なくとも1つの回路素子を分離さ せることを特徴とするデータ処理装置。

【請求項3】データ処理装置であって:前記データ処理 装置内部の実行部;外部パスを通じて、前記データ処理 装置との間で論理ビットを双方向に通信するために用い られる複数の外部ピン;複数のパス終端回路であって、 1つのパス終端回路が前記複数の外部ピンの内の各外部 ピンに結合され、前記複数のバス終端回路は前記実行部 にデータを供給し叉は前記実行部からデータを受信し、 前記複数のバス終端回路の各バス終端回路は制御信号を 受信する入力を有する、前記複数のパス終端回路;およ び前記複数のバス終端回路の各々の、前記バス終端回路 50 て来る時、前記集積回路外部と少なくとも1ビットの通

の各入力に結合され、前記制御信号を供給する導体:か ら成り、前記制御信号によって、前記複数のバス終端回 路内の各パス終端回路、前記外部パスにおける反射信号 を選択的に低減させることを特徴とするデータ処理装

2

【請求項4】データ処理システムであって:動的バス終 端回路を有するマスタ装置であって、前記動的パス終端 回路は、前記マスタ装置がデータを受信している時にイ ネーブルされ、前記マスタ装置がデータを送出している 時ディセーブルされ、前記マスタ装置がデータを受信し ている時、前記マスタ装置の前記動的バス終端回路がデ ータの反射信号を低減するようにしたマスタ装置:前記 マスタ装置に結合されたパス;および前記パスに結合さ れ、動的パス終端回路を有するスレーブ装置であって、 前記スレーブ装置の動的バス終端回路は、前記スレーブ 装置が前記マスタ装置からのデータを受信している時に イネーブルされ、前記スレーブ装置が前記マスタ装置に データを送出している時にディーセブルされ、前記スレ ーブ装置がデータを受信している時、前記スレーブ装置 の前記動的バス終端回路がデータの反射信号を低減する スレープ装置;から成ることを特徴とするデータ処理シ ステム。

【請求項5】データ処理装置内の終端回路をイネーブル すべきかを判定する方法であって:

- (a) 前記データ処理装置内部の制御信号の論理状態を 判定するステップであって、前記制御信号の論理状態 は、データが前記データ処理装置に入って来るのか或い は前記データ処理装置から出て行くのかを決定する、ス テップ:
- (b) データが前記データ処理装置に入って来る場合に のみ、前記終端回路をイネーブルとし、データ信号の反 射を低減するステップ:
 - (c) データが前記データ処理装置から出て行く場合、 前記終端回路をディセーブルにするステップ;および
 - (d) 全てのデータが前記データ処理装置に或いは前記 データ処理装置から転送されるまで、ステップ(a)か ら(c)までを繰り返すステップ;から成ることを特徴 とする方法。

【請求項6】少なくとも1ピットを外部と通信するため 40 の端子を有する集積回路であって:前記集積回路内でデ ータを記憶および操作するデータ部: 前記データ部と前 記集積回路外部に少なくとも1ビットを通信するための 端子との間に結合された動的終端回路であって、N個の 物理的に分離された終端回路を有し、Nはゼロより大き い有限の正の整数であり、前記N個の物理的に分離され た終端回路の各々は、少なくとも1つの装置を有し、該 少なくとも1つの装置は、前記N個の物理的に分離され た終端回路の各々に、オン/オフ・スイッチ機能を備 え、前記集積回路外部から前記集積回路にデータが入っ 信をするため前記端子のインピーダンスを選択的に変化 させる、動的終端回路;から成ることを特徴とする集積 回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般的にデータ処理装置に関し、更に特定すれば、信号の反射を回避する導電パス・ラインの動的端子(dynamic terminal)に関するものである。

[0002]

【従来の技術および発明が解決しようとする課題】高速 で動作する装置、高いクロック周波数で動作する装置、 および/または非常に長い導電相互接続を必要とする装 置は、信号反射または伝送線効果問題と呼ばれる、性能 を低下させる現象に苦慮していることは、当技術ではよ く知られている。この現象は公知でありよく理解されて いるものである。例えば、長さが長い導体またはバス、 或いは高速エッジ・レートで動作している導体またはバ ス上で、0ポルトの信号が5ポルトの信号に変化する場 合、そのバスまたは導電線が適切なインピーダンスによ って終端付けされていないなら、当該バスの一方または 双方の端子において生じる1回以上の反射のために、そ のバスまたは導電線上で、0ポルト値から5ポルト値に 静定するまでに時間がかかる。従来、信号反射を減少さ せ、以て性能を向上させるために、一方向パスの両端部 に永久抵抗器を配して、信号反射を減少させていた。こ のバスでは、一端が常にデータを受信している(他端は 常に送出している)。終端(termination)は、受信側に のみあればよいので、この一方向バスの終端付けは容易 にできる。しかしながら、パスがアイドル状態であった り、一部が低電力動作モードにある場合、接続された永 **久抵抗器は通常電力消費を増加させる原因となり、不利** である。

【0003】双方向バスでは、当該バスのいずれかの端部がいつの時点でも受信中あるいは送信中なので、終端の問題は更に重大となる。したがって、従来技術では、必要であるか否かには無関係に、永久抵抗終端がバスの両端に配され接続されていた。このため、バスが低電力動作モードに設定されると、バスに対する負荷が増大し、しかも電力消費が増加するという結果となっていた。

【0004】本発明は、前述の不利を克服すると共に、 および他の利点を得ようとするものである。

[0005]

しているのかを判定する。前記データ処理装置がバスからのデータを受信している時、前記終端回路をイネーブルとすることによって、バス上の信号反射を減少させる。前記データ処理装置がバスを通じてデータを送出し

4

る。前記データ処理装置がパスを通じてデータを送出し ている場合、終端回路をディセーブルにする。

【0006】他の態様では、本発明は、通信装置を有す るデータ処理システムを含み、この通信装置は、その外 部に接続される少なくとも1本の外部ピンを有する。こ の少なくとも1本の外部ピンは、前記通信装置外部から 10 のデータを受信し、該通信装置外部にデータを送信する ように結合されている。前記通信装置は、終端用回路を 有する。この終端用回路は、少なくとも1本のデータ線 を通じて前記少なくとも1本の外部ピンに結合された第 1入出力端子を有する。前記終端用回路は、内部から前 記通信装置へのデータを供給するまたは受信する第2入 出力端子を有する。前記終端用回路は、イネーブル信号 を受信する入力を有すると共に、1つ以上の終端素子を 有する。前記イネーブル信号は、そのイネーブル信号が 印加される時終端素子を前記少なくとも1本の終端ピン 20 に結合し、そのイネーブル信号が印加されない時前記終 端素子を前記少なくとも1本の終端ピンから切断する。 【0007】本発明は、添付図面と関連付けた以下の詳

【0007】本発明は、添付図面と関連付けた以下の創細な説明から、更に明瞭に理解されよう。

[0008]

【実施例】図面を参照して、本発明の実施例を以下に説明する。図面では、図示の簡略化および明確化のために、図面内に描かれる要素は必ずしも縮尺通りではないことは認められよう。例えば、ある要素の寸法は他の要素に比べて誇張することによって明確に表したものがある。更に、適切と思われる場合には、図面間で参照番号を繰り返し用いて、対応するまたは類似の要素であることを示した。

【0009】一般的に、ここに例示される装置および方 法は、双方向バスの端部にある受信機内の適正な終端を 動的にイネーブルにするために設計されたものである。 データ受信時にのみ適正な端子をパスに動的に接続する ことにより、バス上での信号反射(即ち伝送線効果)を 低減すると共に、より高い動作速度を可能にする。この 動的バス終端付けは、受信中の装置に現在のバス駆動方 40 向(即ち、データが装置から読み出されているのか、或 いは装置に書き込まれているのか)を示す制御信号を必 要とする。この制御信号が、バス上の電圧および/また は電流が受信中の装置に向かって駆動されていることを 示す時、この受信中の装置はその終端装置をオンに切り 替え、入来する信号を減衰させるので、反射がバス(伝 送線)に返送されることはない。また、制御信号が、受 信中の装置に向かってバスが駆動されているのではない ことを示す時、受信中の装置の終端器(terminator)をオ フに切り替え、パスにかかる負荷及びパスの電力消失を

【0010】この動的終端付け方法を用いる装置の例と して、データ・パスのような双方向パスを通じて通信す る超高速処理装置がある。この場合、受信中のプロセッ サの終端ネットワークをオンに切り替える制御信号は、 リード/ライト (R/W*) 線となろう。データが実際 に転送される時点に先だって、パスの方向性を示す制御 線を用い、それらの終端ネットワークをイネーブルにす る時間的余裕を受信中の装置に与えることは、有利なこ とである。他のバス終端制御信号(他の終端制御信号 は、R/W*線またはマスタ/スレープ*制御信号以外 の信号である) を用いて、終端イネーブル信号をここで 形成してもよいことに注意されたい。

【0011】R/W*線は、処理装置によって、または この処理装置がバス所有者である時(即ち処理装置がバ スの支配権 (mastership) または所有権 (ownership) を有 する時)は、第1パス・マスタによって駆動される。R /W*信号は、後続のデータ転送の方向を示す(即ち、 データが第1マスタに入る(リード)のか、またはデー タが第1マスタからでる (ライト) のかを示す)。R/ W*信号は、リード・パス・サイクル中、高に移行し、 ライト・バス・サイクル中、低に移行する。第1マスタ がバス・マスタではない時、R/W*信号は三状態信号 (tristated)となる。「*」を名称に含む信号は、低の 時なんらかの方法でアクティブになることを意味する。 R/W*線が装置10,12によって三状態とされる 時、外部抵抗器11を用いてR/W*線を安定化する。 【0012】ここに図示しかつ教示する好適な方法およ び装置は、双方向伝送線に適正な終端を設ける課題を解 決するものである。公知の技術では、バスの各端部にお いて、またはバス上の中間点においてバスに終端付けす る必要があったり、或いはパスを星形レイアウトに構成 し終端ネットワークをこの星の中心に配する必要があ る。バスの両端または中間点に静的終端(static termin ation) を用いた場合、公知の様々な性能上の不利が発生 する。終端ネットワークを、動的に伝送線ネットワーク に接続したり切り離すように切り替え、必要に応じて適 正な終端をバスの端部即ち最終受信機に配置することが できれば、性能は向上する。

【0013】具体的には、ここに示す装置および方法 終端付けを行う機能を提供するものである。本方法は、 ネットの終点において必要な場合に終端ネットワークを 設けることができるようにするので、伝送線があたかも 単一方向バスであるかのように、適正に終端付けするこ とができる。この終端付け方法は、バスの終点にある終 端ネットワークのみをイネーブルさせればよいので、シ ステムの終端ネットワークで消費される電力を低減する ことにもなる。高速双方向バスを駆動する装置の場合、 通常他の装置の入力であるネットの終点で、適正に終端 を設け、信号反射問題を防止しなければならない。しか 50 6

しながら、双方向パス上の他の装置が信号を駆動する場 合、終端のための適正な場所は、他端か或いは通常他の 入力装置である、ネットの異なる点となろう。パス上の 種々の装置駆動部の駆動特性に応じて、伝送線に適正な 終端を設けるには、異なる終端付け方法/終端回路また は秦子の値(例えば、異なる抵抗)が必要となる。

【0014】本発明は、図1~図7を参照することによ ってよりよく理解することができる。図1はデータ処理 システムを示す。このデータ処理システムは、装置10 10 および装置12 (これらは互いに交信するので、通信装 置とも呼ぶ)を有する。一般的に、装置10および装置 12は各々集積回路である。例えば、装置10または装 置12のいずれかをメモリ素子 (SRAM、DRAM、 EEPROM素子、EPROM素子、フラッシュ素子 等)、インターフェース素子、いずれかの周辺素子、D MA素子、通信用素子、タイマ、アナログ回路、マイク ロプロセッサ、パイプライン実行素子、特定用途向集積 回路(ASIC)素子、プログラマブル論理アレイ(P LA)、ハードーワイヤ・ロジック、少なくとも部分的 にマイクロコードおよび/またはナノコードによるソフ トウエアで駆動される実行装置、複数の実行素子、デジ タル信号プロセッサ(DSP)、コンピュータ、データ 処理装置、中央処理装置(CPU)、および集積回路等 とすることができる。

【0015】装置10は動的パス終端回路14を有し、 少なくとも1本の導線または双方向パス13を通じて、 1つ以上の外部集積回路のデータ・ピンに接続されてい る。内部データ・バスが、第1三状態パッファ22およ び第2三状態パッファ24を有する双方向回路に、回路 14を接続する。バッファ22,24は、通常相互に排 他的にオンに切り替えられ、双方向通信を可能とする (時間多重双方向通信)。パッファ22,24は、メモ リ・アレイまたはデータ・プロセッサCPUのようなデ ータ部18に接続されている。別の実施形態では、内部 データ・バスを2つのバスに分割し、一方のバスを読み 取り用、他方のパスを書込用とし、外部ピンに到達する までに要する時間多重を不要としてもよい。

【0016】終端回路は、1つ以上の回路素子を含み、 データ線に結合される時反射を低減し、或いは、データ は、現在のパス駆動方向に応じて、双方向パスに動的な 40 が装置10によって受信されている時、双方向外部パス 17上のライン・インピーダンスを変化させる。これら の回路索子は、1つ以上のコンデンサ、PN接合、ダイ オード、抵抗器、抵抗性素子、インダクタ、Nチャンネ ル・トランジスタ、Pチャンネル・トランジスタ、接合 型電界効果トランジスタ(JFET)、金属酸化物半導 体トランジスタ(MOSFET)、パイポーラ素子、B i-CMOS素子、電流源、電圧源、その他の類似の終 端索子のいずれか、または先に掲げた回路素子の1つ以 上から成る回路を含む。

【0017】回路14内の回路構成物は、図1のイネー

8

ブル制御信号の状態に応答して、ピンに結合される。一 般的に、イネーブル信号は、データが装置10に向かっ て来る時にある1つの論理状態にあり、データが装置1 0から送出される時インアクティブとされる。一実施例 において、イネーブル信号は、リード/ライトR/W* とマスタ/スレープ*制御信号との関数である。後者 は、装置10がパス・マスタであるか、或いはパス17 の所有権/支配権を有さないスレープ装置であるかを示 すものである。前記ロジックは、トライステート・パッ ファ34と、排他的NOR (XNOR) ゲート30とを 10 合む。

【0018】装置12は、動的パス終端回路16、パス 15、三状態パッファ26、28を有する内部双方向デ ータバス、データ部20、XNORゲート32、三状態 パッファ36、マスタ/スレープ*信号、およびR/W *信号を有し、これら全ては、装置10内の対応する要 素に類似するものである。装置10は図1の装置12に 類似するものであるが、装置12は別の実施形態では装 **置10とは全く異なる可能性もあることを注記しておく** 置10をマイクロプロセッサとすることもできる。装置 12は、装置10と同様のイネーブル・ロジックを有し ていなくてもよい(即ち、XNOR32および三状態バ ッファ36を有さず、別のロジックおよび別の制御信号 入力を有してもよい)。

【0019】動的終端付けの動作を、以下に更に詳しく 述べる。装置10がパス・マスタであり、装置12がパ ス17上でデータ転送を行うスレープ装置であると仮定 する。更に、装置10は装置12に書き込むためのデー 夕転送を望んでいると仮定する。装置10はそれ自体が 30 バス17のマスタであるという内部指示を有し、一方装 置12はそれ自体が現在バス17上ではスレープである という内部指示を有する。装置10は、イネーブル状態 の三状態パッファ34を通じて、リード/ライト*(R /W*) 線をアクティブとして駆動することによって、 装置12に書き込むためのデータ転送を望んでいること を示す。この場合、装置10では論理1および0にある 入力が排他的NOR(XNOR)に接続されているの で、終端ネットワークはディセーブルとなる。言い換え れば、データは出て行くのであって入って来るのではな 40 いので、伝送線効果および/または信号反射を回避する ための終端が装置10には必要でないので、装置10の 終端回路はディセーブルにされる。一方、排他的NOR (XNOR) ゲート32に接続されている装置12の入 力は双方とも0であるので、装置12内の終端ネットワ ークはイネーブルとなる。装置12がパス17上のデー タを受信中なので、装置12の終端をイネーブルにす る。このように、装置10がデータを規定し(assert)、 装置12によって受信されるようにデータをパス17に 送出すると、データ・バス伝送線17には、この線の特 50

性インピーダンスによって、動的かつ適正に終端が設け られるので、信号反射の問題が防止される。

【0020】上述と同じ支配権の指定を仮定してリード ・アクセスを考えると、装置10はR/W*線をアクテ ィブにして駆動することによって、装置12からのデー 夕の読み取り転送を望んでいることを示す。この場合、 装置10の排他的NORゲートへの入力は双方とも論理 1であるので、それ自体の終端ネットワークをイネーブ ルにする。一方、装置12の排他的NORゲートへの入 力は論理0および1であるので、装置12の終端ネット ワークをディセーブルにする。このようにして、データ 転送の方向および支配権の指定に応じて、装置10また は装置12のいずれかが、動的に動作可能にされた終端 ネットワークを有することになり、パス・ライン17の 端部すなわちシンク (sink) において、伝送線終端を設け ることができる。

【0021】この機構を用いることの利点は、終端抵抗 を動的にイネーブルとし、バスの端部にある受信機に設 けることによって、適正かつ確実に双方向伝送線の終端 ことは重要である。例えば、装置12をメモリ索子、装 20 付けを可能とすることである。加えて、重要なことは、 本発明は装置がデータを受信していない時には終端ネッ トワークをディセーブルとし、即ち除去することによっ て、電力損失を低減すると共に、バス・ラインの負荷を 低減することである。この終端付け方法は、バスの終点 にある終端ネットワークのみをいずれかの時点で動作可 能にすればよいので、システムの終端ネットワークで消 費される電力が低減される。バスが全く用いられていな い場合、回路14も16も動作可能にはされず、更に電 力損費を低減することになる。

> 【0022】図2は、図1に類似のデータ処理システム と、図1の回路14,16を示したものである。装置1 00は装置10に類似しており、また装置200は装置 12に類似するものである。図2には集積回路のピンは 描かれていないが、それらは好適な形態では存在するも のとする。三状態パッファ110, 112, 210, 2 12はそれぞれ、図1の三状態パッファ22, 24, 2 6,28に類似するものである。三状態パッファ11 0. 112, 210, 212は、制御信号R/W*によ って、イネーブル/ディセーブルにされ、パス17上の データの流れる方向を制御する。抵抗器111は図1の 抵抗器11に類似するものである。XNORゲート11 4, 214は、それぞれ図1のXNORゲート30, 3 2に類似するものである。三状態パッファ116,21 6は夫々図1の三状態パッファ34,36に類似するも のである。

> 【0023】図2の回路14、16は類似しているの で、図2の装置100の回路14についてのみ、以下に 詳細に論じることにする。この説明は装置200を全て 説明するのにも同様に役立つであろう。図2は、回路1 4がパイポーラ・トランジスタ102とバイポーラ・ト

ランジスタ108とを含むことを、示している。トランジスタ102は、Vdd(通常5.0ポルト以下)に結合されたコレクタ、エミッタ、およびイネーブル信号に結合されたベースを有する。信号反射を動的に低減するために用いられる、回路素子104は、第1端子がパス17に接続/結合されている(必要に応じて、出カバッファ、入カバッファ、および入出力(I/O)バッファにも接続されるが、これらは図1、図2には具体的に接続されるが、これらは図1、図2には具体的に接続されたベースを有する。素子104と同様の素子106は、その第1端子がパス17に接続/結合され、第

2端子がトランジスタ108のコレクタに接続されてい

【0024】例えば、素子104, 106は、各々単一 の抵抗器としてもよい。別の実施形態では、素子10 4, 106は、論理ゲート、コンデンサ、PN接合、ダ イオード、その他の抵抗器、いずれかの抵抗性装置、イ ンダクタ、Nチャンネル・トランジスタ、Pチャンネル ・トランジスタ、JFET、パイポーラ・トランジスタ 素子、B:CMOS素子等を含む回路全体であってもよ い。素子104、106は、データがパス17を通じて 装置100によって受信されている時にのみ、パス17 に対して動的にアクティブにされる。素子104,10 6は、トランジスタ102、108に接続されているイ ネーブル信号によって、選択的に接続される。ここに教 示された抵抗器等を用いたテプナン等価方法(theveninequivalentmethod) 以外の方法も可能であることに、更 に注意すべきであろう。興味深いのは、双方向バスの終 点において終端を動的に形成する概念である。一方、異 なる終端を、データ処理システム内の各装置に用いるこ ともできる。

【0025】前述のように、トランジスタ202,208 および装置204,206は、装置100について先に論じた要素に類似するものである。

R/W*	マスタ/スレープ*
0	0
0	1
. 1	0
1 .	1

図5は、図1と同様のシステムを示す。図5の要素に類似する図1の要素は全て、同一の符号を付してある。図1と図5との間の大きな相違点は、図5には終端回路500、501が描かれていることである。図5では、終端回路500は、4つの動的バス終端回路14、50、52、54を含む。終端回路500には、バス終端回路をいくつ含ませてもよいことに注意されたい。一般的に、回路500には、N個の動的バス終端回路を直列におよび/または並列に接続することができる。ここで、

【0026】図3は、集積回路に動的に終端を設けるた めに用いられる方法を図示したものである。ステップ3 00において、通信を実行可能にする、即ち開始する。 ステップ302において、図1の装置10のような、バ スに結合されている装置が、データはパスから当該装置 に向かって入って来るのか、或いは装置からパスに向か って出て行くのかを判定する。データが入って来る場 合、ステップ304を用いて、図1および図2の終端ロ ジックをイネーブルにする。データが出て行く場合、終 10 端は不要なので、終端回路をディセーブルにする。一旦 終端回路をディセーブル或いはイネーブルにしたなら、 信号反射が低減された状態でデータはパスに沿って転送 される。転送すべきデータが更にある場合、ステップ3 08を通じて図3の方法を再び実行する。ステップ30 9において、必要でなければ、終端素子/回路をディセ ープルにする。上述の方法は、多重データ値が単一パス ・サイクルで送出される、バースト・バス転送を含む、 あらゆる種類のパス転送に作用するものである。

10

【0027】図4は、動的終端を行う別の方法を示す。 全体的に、図4は図3と同様である。ステップ400 は、図3のステップ300に類似するものである。ステ ップ402を用いて、装置がマスタ装置であるか(即 ち、情報通信に用いられているバスの所有権を有する か)を判定する。ステップ404、406を用いて、リ ード動作またはライト動作のどちらが発生しているのか を判定する。ステップ402におけるマスタ/スレープ *の状態およびステップ404, 406におけるR/W *信号に基づいて、ステップ408または410におい て終端回路をイネーブルまたはディセーブルにする。ス テップ411で、バス上の信号反射を低減した状態でデ ータを転送し、ステップ412に示すように、図4のプ ロセスを繰り返す。ステップ413において、必要でな けければ、転送終端回路/素子をディセーブルにする。 一般的に、終端回路を動作可能にするか否かを判定する ために用いられるマスタ/スレープ*およびR/W*の 状態図は、以下の通りである。

終端部がイネーブルされるか?

yes no no

Nはゼロより大きな有限の整数である(即ち、1, 2, 3, 4, 5, 6, …個の動的バス終端回路を用いることができる)。回路500内のバス終端回路の各々は、異なるイネーブル信号を有するので、図5には4つのイネーブル信号が示されている。終端付けが望まれる場合、バスに接続されている1つ以上の終端素子/回路に対して、1つ以上のイネーブル信号をアクティブにすることによって、信号反射を低減する、即ちライン・インピーダンスを変化させる。イネーブル信号は、装置10の内

部で得ても、装置10の外部から受け取っても(即ち、 スレーブ装置または別のマスタ)、或いは装置10の内 部および外部の信号の組み合わせでもよい。回路501 は回路500と同様であるので、詳しくは論じないこと

【0028】異なる時点で、または異なる装置速度に対 して、異なる終端回路が必要な場合、または装置10が 異なる外部装置と接続している場合、図5のシステムが 有用である。例えば、装置が33.3MH2で動作する 時に回路14をイネーブルとし、一方装置10が50M Hzで動作する時に回路50をイネーブルとする等とい うようなこともできる。回路52は、装置が低速のSR AMと交信している時にイネーブルとされ、一方終端回 路54は、高速DRAM素子と交信している時にイネー ブルとされる。他の場合では、2つ以上の回路14,5 0,52,54を同時にイネーブルとし、複数の終端素 子または回路を、並列または直列に、或いは並列と直列 との組み合わせで、結合することもできる。パス13、 双方向バス、およびデータ・バスは、1ビットまたは1 ビットより多いビット長とすることができる。これらが 20 1ビットより長い場合、図1にあるように、パスの各ビ ットに対して回路500が複数個用いられる。

【0029】例えば、図6は、4つの終端回路14,5 0.52.54を含む回路500を示す。図5のパス1 3、データバスおよび4本のイネーブル・ラインが図示 されている。4本のイネーブル・ラインは、回路500 内部で分割され、別々に名称を付けられ、イネーブル信 号1~4となる。各終端回路は、オン/オフ・スイッチ として機能する素子(即ち、バイポーラ・トランジス ック(triac)、リレー等)と、パスのインピーダンスを 変化させるすなわち信号反射を低減するように機能する 素子を有していなければならない。切り替えおよび反射 低減機能は、図6の回路/素子内の1つのトランジスタ のような、単一素子によって実現することができる。

【0030】終端回路14は、双方向バスとVddとの 間に結合された終端回路/素子と、双方向パスと接地と の間に結合された終端回路/素子510とを有する。終 端回路50は、双方向パスとVddとの間に結合された 終端回路/素子504と、双方向バスと接地との間に結 40 合された終端回路/案子514とを有する。終端回路5 4は、双方向バスとVddとの間に結合された終端回路 /素子508と、双方向バスと接地との間に結合された 終端回路/素子516とを有する。

【0031】イネーブル1がアクティブで他の全てのイ ネーブルがインアクティブの場合、回路/索子502, 510のみが双方向バスに結合される。イネーブル1, 2がアクティブで他の全てのイネーブルがインアクティ プの場合、回路案子502が回路案子504と並列となり り、回路/素子510が回路素子512と並列となっ

て、異なる終端装置を形成する。

【0032】例えば、一例として、回路/案子502が 100オームの抵抗器およびスイッチであり、回路/索 子504が50オームの抵抗器およびスイッチであり、 回路/素子506が10オームの抵抗器およびスイッチ であり、回路/素子508が3オームの抵抗器およびス イッチであるとする。これらのスイッチがイネーブル信 号に結合されていれば、4つのイネーブルを16(2 4) の異なる状態を指定することができる。これら16 通りの異なる状態において、100,50,10,3, 33. 33, 8. 33, 2. 91, 7. 69, 2. 7 5, 2. 16, 9. 09, 2. 30, 2. 83, 2. 2 0, 2. 26オームまたは無限大を、図6の回路におけ る、双方向パスからVdd線までのパスのインピーダン スとして、選択的に選ぶことができる。別の実施形態で は、8つのイネーブル信号を図6に用いることができ、 1つのイネーブル信号を、図6の各終端回路/素子に結 合する。8つのイネーブルを用いると、2の8乗個の異 なる値を得ることができる。

12

【0033】図7は、回路/素子520, 522, 52 4、526の他の相互接続を示す。ここでも、図7の回 路/索子は、図6の回路/索子と同様であり、オン/オ フ・スイッチとして機能する少なくとも1つの素子と、 信号反射低減装置がなければならない。或いは多数の装 置が一緒にまたは別個に、スイッチ機能と反射低減機能 を実行する。図7は、回路500の相互接続によって、 直列回路および並列回路を形成可能であることを示すも のである。4つのイネーブル信号が示されている。図7 のイネーブル信号の種々の状態から、9つまでの異なる タ、MOSトランジスタ、JFET、SCR、トライア 30 終端インピーダンス値が得られる。例えば、回路/素子 520が5オームの抵抗器と直列スイッチであり、回路 /素子522が10オームの抵抗器と直列スイッチであ り、回路/素子524が20オームの抵抗器と直列スイ ッチであり、回路/素子526が50オームの抵抗器と 直列スイッチであると仮定する。すると、60、55、 20, 30, 25, 53, 333, 23, 333, 2 4. 286, 19. 286オームおよび無限大の終端イ ンピーダンスを得ることができる。また、図7は、図1 ~図7における終端回路は常に接地とVddとの双方に 結合しなくてはいけない訳ではないことも示すものであ る。代わりに、終端回路/素子は、Vddまたは接地の いずれかのみと、接続/結合すればよい。

> 【0034】図8は、目的である直列終端をバス13と 直列に選択的に結合するのに用いることができる、回路 500を示す。図8は、4つの終端回路/索子600, 601,602,603を示しており、これらはそれぞ れイネーブル1~4によって動作可能にされる。図8に 示すように、終端回路および素子はいくつでも(4つの みでなく)接続してもよいことに注意されたい。イネー 50 ブル1~4は独立にまたは集団でアクティブにしてもよ

く、図8の4つの終端回路/素子に対して16種類の異なる終端の組み合わせが得られる。終端回路/素子の1つを、直接電気的に短絡させてもよい。

【0035】以上具体的な実施例を参照しながら本発明 を図示し説明したが、当業者には更に変更や改善が思い つくであろう。例えば、バスに接続された2つ以上の装 置、2つ以上のマスタ、および/または2つ以上状態 を、図1~図2のパスに結合してもよい。アドレス・パ ス、データ・バス、直列通信線、または制御信号のいず れかを、ここに教示した方法で終端することができる。 信号反射を低減する終端回路または素子のいずれを用い てもよい。また、RCネットワークも、終端素子/回路 として有用である。更に、データが実際にパス上を移動 している短い時間だけ、終端素子をイネーブルにするこ とも有利である。更にまた、データ・バスのビット長は 32ピットとしてもよく、この場合新たな転送によって パスの値が変わり (例えば16進値のFFFFFFFF から16進値のFFFFFFFF7に)、32ピット値の 内1つのピットのみが意味のある変化を行う。この場 ブルにして、反射を低減させればよい。バスに対して適 正な終端値は、直列接続された抵抗である可能性がある (直列接続とは、受信ピンと入力パッファとの間で、パ スと接続(in-line with)されることを意味する)ことに 注意するのも重要である。図5の回路の構成は、リセッ ト時に設定したり、外部から構成可能としたり、或いは ユーザが構成可能とすることもできる。ここで例示した イネーブル以外のイネーブル制御信号も可能である。こ こで教示された構造および方法は、双方向バスまたは単 一方向バスの双方に用いることができる。したがって、 本発明は例示された特定の形状に限定されるものではな く、本発明の真意および範囲から逸脱しない全ての変更

14

を含むことを意図することは理解されよう。

【図面の簡単な説明】

【図1】本発明によるデータ処理システムのを示すロック図。

【図2】本発明による別のデータ処理システムを示すプロック図。

【図3】本発明による、集積回路の終端回路を動的にイネーブルする方法を示すフローチャート。

【図4】本発明による、集積回路の終端回路を動的にイ 10 ネーブルする別の方法を示すフローチャート。

【図5】本発明による、データ処理システムの各外部入 出力集積回路ピンに対する、複数の独立にイネーブルと されるパス終端回路を有するデータ処理システムを示す プロック図。

【図 6 】本発明による、図 5 の複数の独立してイネーブルとされるパス終端回路の相互接続を示すプロック図。


【図7】本発明による、図5の複数の独立してイネーブルとされるバス終端回路の別の相互接続を示すプロック図。

合、32個の終端回路の内1つの終端回路のみをイネー 20 【図8】本発明による、図5の複数の独立してイネーブブルにして、反射を低減させればよい。バスに対して適 ルとされるバス終端回路の更に別の相互接続を示すプロ正な終端値は、直列接続された抵抗である可能性がある ック図。


【符号の説明】

- . 10, 12 装置
 - 13 双方向パス
 - 14,16 動的バス終端回路
- 15, 17 パス
- 18,20 データ部
- 22, 24, 26, 28, 34, 36 トライステート 30 ・パッファ
 - 30.32 排他的NOR (XNOR) ゲート


【図1】




【図2】




【図3】




(図4)




【図8】



【図5】



【図6】



【図7】

